مرکز اطلاعات بترجم
ارائه محتوای ترجمه تخصصی

ترجمه تخصصی برق ،چگونه تغییر و قابلیت اطمینان تکنولوژی CNFET انجام میشود؟

تاثیر نواقص ساخت در تکنولوژی CNFET

0 78

با سلام خدمت شما خوانندگان عزیز و همراهان همیشگی امروز داشتم توی نت جستجو میکردم با بحث زیبای تکنولوژی CNFET که در مورد رشته برق گرایش الکترونیک میباشد روبرو شدم صلاح دونستم مقاله ای در مورد ترجمه تخصصی برق برای شما انجام بدهم و در اختیار شما بگذارم. این مقاله شامل   زیربخش هایی میباشد که  سعی میکنیم در ادامه توضیح دهیم.

ترجمه تخصصی برق،چگونه تغییر و قابلیت اطمینان تکنولوژی CNFET انجام میشود؟

همانند هر فناوری در حال توسعه دیگری، فرایند تولید تکنولوژی CNFET همچنان دارای نقایصی است، از جمله:

  • تنظیم موقعیت و جهت CNTs در طول روند رشد CNT  : ( ترجمه تخصصی برق ) CNT های رشد یافته بر روی لایه های کوارتز می توانند آرایه ای از CNTهای کاملا خطی (نزدیک به ۹۹%) هم تراز ارائه دهند اما بخشی از CNT های با مکان نادرست (که تعدادشان ناچیز هم نیست) نیز وجود دارد که می توانند با قابلیت های منطقی تداخل داشته باشند. با این وجود، مدارهای CNFET ایمن به چنین CNT های ناسازگار ساخته شده اند.
  • تغییرات قطر CNT   : Chirality مسئول تغییرات قطر CNT است. از آنجایی که نوار باریک CNTs به شدت وابسته به قطر است، کنترل دقیق قطر برای عملکرد CNFET ضروری است. تغییرات قطر باعث ایجاد تغییرات در ولتاژ آستانه CNFET و جریان درایو می شود. تکنیک های معمولی رشد CNT میتواند CNT هایی با قطر ۰.۵ تا ۳ نانومتر تولید نمایداما انحراف استاندارد قطر CNT اغلب می تواند تا حدود ۱۰٪ از قطر متوسط کنترل شود .
  • تغییرات تغلیظ CNT: این تغییرات به تغییرات غلظت در مناطق گسترش سورس / درین CNFET اشاره دارد. شایان ذکر است که CNFETها، مخصوصا CNFET های n-type، باید دارای تخدیر شوند تا ترانزیستور قطبش داشته باشد.
  • تغییرات چگالی CNT : این تغییرات ناشی از فاصله نامنظم بین CNT ها (گره غیر یکنواخت) در طول رشد CNT است، که منجر به تغییرات در تعداد CNT در ترانزیستور می شود. آنها نه تنها موجب تغییرات زیادی در عملکرد تکنولوژی CNFET می شوند، بلکه موجب افزایش احتمال شکست کامل در مواردی می شوند که CNT ها در CNFET وجود ندارند.
  • حضور CNT های فلزی میان CNT های نیمه هادیs-CNTs  c 🙁 ترجمه تخصصی برق )
  • سی ان تی های  فلزی نباید برای تولید تکنولوژی CNFET ها استفاده شوند، زیرا هدایت بالای آنها کنترل جریان را با گیت غیرممکن می سازد، بنابراین باعث ایجاد تنگه های سورس-درین در CNFET می شوند. در فرایندهای سنتز معمولی CNT ، ۱/۳ CNT ها فلز و ۲/۳ نیمه رسانا هستند. به منظور کاهش نسبت m-CNT ها، می توان گزینه های مختلف پردازش را مورد استفاده قرار داد. یک گزینه این است که عمدتا S-CNT ها رشد داده شوند.به منظور دستیابی به درصد S-CNT بین ۹۰ تا ۹۶ درصد، می توان از روش های پیشرفته رشد CNT استفاده کرد.یکی دیگر از گزینه ها این است که پس از رشد CNT برای به دست آوردن s-CNT های بیشتر ، CNC های m-CN را از S-CNT جدا نمود.
  • در این رابطه، با استفاده از تکنیک های خود مرتب سازی CNT، کاهش قابل ملاحظه ای در درصد m-CNT ها (تا ۱-۵٪ m -CNTs) صورت گرفته است. با این حال، این مقدار بهبود در درصد m-CNT ها برای مدارهای دیجیتال یکپارچه ساز (اختلاط) بسیار وسیع (VLSI) کافی نیست. برای برنامه های منطقی با کارایی بالا که میلیاردها ترانزیستور نیاز دارد، غلظت ناخالصی m-CNT ها باید کمتر از ۰.۰۰۰۱٪ باشد. بنابراین گزینه سوم پردازش این است که m-CNT ها پس از رشد CNT ، حذف شوند. تکنیک های موجود برای حذف m-CNT عبارتند از برش الکتریکی تک دستگاه (SDB)، تکنیک های حذف مبتنی بر واکنش شیمیایی فاز گاز  و حذف –VLS همساز CNT- فلزی.

علاوه بر این، تحقق CNFET های با کارایی بالا نیاز به پیشرفت در زمینه های زیر دارد: ( ترجمه تخصصی برق )

    • CNT با تراکم افزایش یافته: متداول ترین روش برای رشد CNT ها، رسوب بخار شیمیایی (CVD) است. آرایه های CNT بر روی ویفر کوارتز رشد می کنند. سپس بر روی لایه هدف (به عنوان مثال، ویفر سیلیکونی) برای ساخت مدار منتقل می شوند. متوسط چگالی CNT که امروزه با این تکنیک به دست می آید در محدوده ۱۰-۱ است. تکنیک های متعدد رشد یا انتقال چندگانه [۱۶،۱۷] می تواند تراکم CNT را تا ۴۵-۵۵ افزایش دهند.

 

  • با این حال، این مقدار هم هنوز به طور قابل توجهی پایین تر از تراکم CNT مورد نیاز برای مدار منطقی است. با این وجود، تراکم CNT بالاتر (بیش از ۵۰۰) با استفاده از روش های دیگر مانند روش لانگمیر-شفیر قابل دستیابی است.
  • کنترل فرآیند تغلیظ: مدارهای دیجیتال نیاز به نوع CNF ET های نوع n و نوع p دارند. CNFET های p-type با کارایی بالا با استفاده از اتصالات فلزی کار می کنند اما توسعه CNFET های n-type که در هوای آزاد پایدار هستند، یک چالش است. با این حال، مطالعات اخیر CNFET های n-type عملکردی با استفاده از تماس های فلزی با عملکرد پایین و تغلیظ الکترواستاتیک مبتنی بر ALDرا نشان داده است [۲۸].
  • دستیابی به مقاومت کم فلز به CNT: کمترین مقاومت تماسی قابل دستیابی۶/۵ کیلواهم، حد کوانتومی است. با این وجود دستیابی به این مقاومت به دلیل خواص ضعیف مرطوب کنندگی فلز به CNT ها و حضور موانع (SB) بین CNT و فلز به علت عدم تعادل باند دشوار است. راه حل ها شامل استفاده از لایه های فضایی کربن گرافیتی برای افزایش سطح تماس بین فلز و CNT  و انتخاب یک فلزی تماسی عملکردی برای کاهش SB است.

تکنولوژی CNFET - ترجمه تخصصی برق

  1. تاثیر ضعف های تولید CNFET بر عملکرد ترانزیستور ( ترجمه تخصصی برق  )

در این بخش، یک روش تجزیه و تحلیل بر اساس یک اسکریپت MATLAB ارائه می شود تا اثرات اصلی ساخت ناکامل CNFET بر روی ویژگی های CNFET و پارامترهای ترانزیستور با در نظر گرفتن تکنیک های مختلف m-CNT مطالعه شود.

۳.۱: دستگاه CNFET نامی

در مطالعه ما از مدل فشرده تکنولوژی  CNFET که توسط دانشگاه استنفورد توسعه یافته است استفاده شده است. این یک CNFET مانند MOSFET است که از ساختار بالا گیت استفاده می کند و شامل S-CNT کاملا هم تراز و جایابی شده است که بخش زیر گیت آن ذاتی و مناطق گسترش درین / سورس آن تغلیظ شده نوع n یا p هستند (ترانزیستورهای p-type یا n-type)ما CNFET نامی را یک CNFET که از ۷ CNT تشکیل شده است؛ در نظر می گیریم.

کرالیتی CNT ها (۱۹، ۰) و قطر آنها ۱.۵ نانومتر است. ما CNFET نامی را یک CNDET متشکل ۷ CNT در نظر می گیریم. کرالیتی CNT ها (۱۹، ۰) و قطر آنها ۱.۵ نانومتر است. فاصله بین درون CNT یا گام ۴ نانومتر است که به تراکم ۲۵۰ تبدیل می شود (با در نظر گرفتن اثر بار الکترواستاتیکی درونCNT [37]). طول گیت، سورس و درین Lch)؛ Lss؛ (Ldd ۱۶ نانومتر و عرض گیت ۲۸ نانومتر است (Wgate). اتصالات فلزی، اهمی در نظر گرفته شده اند(تغلیظ CNT در حدود ۰.۸ درصد، عملکرد مشابه برای CNT و فلز و مقاومت SB می تواند به مقداری کمتر از ۱ کیلواهم کاهش یابد)

توجه داشته باشید که این مدل CNFet جنبه های تغییرپذیری را شامل نمی شود. به عبارت دیگر، این مدل را تنها می توان برای ترانزیستور با یک یا چند S-CNT و با قطر، تغلیظ و فاصله بین CNT یکسان، شبیه سازی کرد.

متدولوژی تغییرات CNFET برای سناریوهای مختلف مناسب است: (i) حذف m-CNT؛(ii) فرآیندهای حذف غیر ایده آل m-CNT که در آن بعضی از S-CNT ها و تمام یا تقریبا تمام m-CNT ها حذف می شوندو (iii) تکنیک های حذف ایده آل m-CNT که تمام m-CNT ها را حذف می کند اما تمام S-CNT ها دست نخورده باقی می مانند.

در مراحل استخراج نمونه CNFET، در مرحله ۱، تعداد CNT ها یعنی N در ترانزیستور برای عرض داده شده (Wgate) و توزیع گام (P) بدست می آید. با یک احتمال داده شده، نسبت m-CNT ها و s-CNT ها به دست می آیند که در آن CNT فلزی (pm) و برای قطر داده شده (D) و توزیع تغلیظ (Dop) است. در مرحله ۳، تعداد نهایی CNT ها بر اساس (n) تعیین می شود.

این مقاله توسط گروه مترجمین بترجم تهیه، ترجمه و تدوین شده است.
مایل هستید سفارش ترجمه خود را به یک تیم حرفه ای بسپارید؟! همین الان سفارش دهید.

منبع: Variability and reliability analysis of CNFET technology: Impact of manufacturing imperfections

مطالعه بخش مقالات در مرکز اطلاعات بترجم : http://mag.betarjom.com/category/text-translate/articles-translate/

ارسال یک پاسخ

آدرس ایمیل شما منتشر نخواهد شد.

یک + 8 =